متن کامل خبر


 
جلسه دفاع از پایان‏ نامه: هادی سعیدپورآذر ، گروه مهندسی الکترونیک

خلاصه خبر: طراحی یک همسان ساز DFE با استفاده از مدارهای منطقی پارامتری

  • عنوان: طراحی یک همسان ساز DFE با استفاده از مدارهای منطقی پارامتری
  • ارائه‌کننده: هادی سعیدپورآذر
  • استاد راهنما: دکتر عبدالرضا نبوی
  • استاد ناظر داخلی اول: دکتر سعید سعیدی
  • استاد ناظر خارجی اول: دکتر صمد شیخایی (دانشگاه: تهران )
  • استاد مشاور اول: دکتر ژیلا امینی
  • مکان: سالن کنفرانس برق
  • تاریخ: : 96/06/15
  • ساعت: 16-14

چکیده: سرعت پردازش داده در تراشه ها روز به روز افزایش یافته است و قدرت محاسباتی سیستم های الکترونیکی به طور مداوم در حال افزایش است. با افزایش قدرت محاسباتی ٬ سرعت انتقال داده در پورت های ورودی- خروجی نیز به سرعت افزایش یافته است. یکی از کانال هایی که اغلب در سیستم الکترونیکی برای انتقال اطلاعات استفاده می شود کانال های سیمی می باشند. ارسال داده در نرخ های بالا با 2 مشکل تلفات وابسته به فرکانس و بازتاب مواجه است که این 2 عامل باعث ایجاد تداخل بین سمبلی در سیگنال دریافتی درگیرنده میگردند. طراحان مدار برای حذف تداخل از مدارهای همسان ساز استفاده می‌کنند، همسان ساز بازخورد تصمیم DFE به دلیل توانایی بالای آن در حذف تداخل بین سمبلی بدون تقویت نویز و همشنوایی و توانایی‌اش در از بین بردن بازتاب نسبت به دیگر همسان سازها بیش تر مورد توجه طراحان مدار قرار گرفته است، چالش اصلی طراحی همسان ساز DFE ، طراحی حلقه های باز خورد ، به ویژه حلقه بازخورد اول با سرعت بالا و با توان مصرفی کم می‌باشد. در این پایان نامه به جهت کاهش توان مصرفی همسان ساز DFE از مدارهای فلیپ فلاپ جدیدی که مبتنی بر تقویت کنندگی پارامتری زمان گسسته هستند به عنوان اسلایسر در همسان ساز استفاده شده. این فلیپ فلاپ ها به جهت توان مصرفی کم و مشخصه های زمانی بهتری که نسبت به مدار های همرده خود دارند موجب شده‌اند که همسان‌ساز DFE معرفی شده در پایان‌نامه به لحاظ توان مصرفی و مشخصه های زمانی بهینه شود . با بکارگیری فلیپ فلاپ پیشنهادی ٬ یک مدار همسان ساز برای گیرنده رابط سریال خط مدار چاپی از جنس نلکو با طول 1 متر و با نام تجاری Nelco 4000 -13SI طراحی شده است که می تواند تلفات 11.8 db در فرکانس نایکو ئیست GHZ 1.666 را جبران کند. مدار همسان ساز شامل یک مدار همسان ساز DFE با یک انشعاب می باشد که این مدار در تکنولوژی 0.18 MCMOS و منبع تغذیه ۱.۸ ولت پیاده سازی شده است. توان مصرفی مدار همسان ساز پیشنهادی در نرخ دادهGb/s 3.333 در بهینه ترین حالتmW 1.87901 می باشد و به معیار شایستگی 0.0477دست یافته است. ساختار پیشنهادی توان مصرفی همسان ساز را 52.69% در مقایسه با DFE متداول با یک انشعاب کاهش داده است
کلمات کلیدی: گیرنده رابط سریال، همسان ساز ، DFE اسلایسر ، فلیپ فلاپ ، تقویت کنندگی پارامتری زمان گسسته، مدار مجتمع CMOS

12 شهریور 1396 / تعداد نمایش : 337